1 引言
　
　　交流接觸器是一種量大、面廣的低壓電器產品，廣泛應用于電力系統和控制系統，因此提高其質量與可靠性至關重要。　接觸器的合閘力及分閘力除彈簧外還有電磁鐵吸力，合閘時電磁鐵的吸力與合閘相角有關，是隨機的;分閘時電磁鐵吸力與激磁電流相角有關，也是隨機的。在觸點接通的瞬間因機械原因產生一些彈跳，而因彈跳產生瞬間多次分合，導致接觸器實際工作情況惡劣。對控制電容器的專用接觸器，由于接通時觸頭運動速度的隨機性造成不同相觸頭接觸時間差的隨機性，導致無法控制接通電容器的沖擊電流大小，所以對這種接觸器在吸合時間一致性方面要求更為嚴格。　檢測接觸器觸頭分合過程時通常采用步進電機來推動觸頭動作，觸頭的整個分合過程是靠步進電機的推動來完成;觸頭從分到合的位移也是靠對步進電機的步進脈沖計數得到的。這種檢測屬于靜態檢測，無法真實反應接觸器的整個吸合過程，更無法檢測觸頭在實際工作時的彈跳變化及各個觸頭的實際吸和時間差。為了保證接觸器的工作可靠性，有必要開發一種記錄接觸器實際工作時的觸頭吸合釋放過程的數據采集系統，以此來評價接觸器的性能。

　　2 系統硬件及工作原理　

　　為了實現對高速瞬變信號的采樣以便于分辨交流接觸器觸點接通時的彈跳過程及觸頭的接通順序，在原有基礎上設計了一種基于PC機ISA總線、同步時鐘、用硬件電路實現高速數據同步采集、高速尋址以及實時存儲的技術方案。該方案主要由四部分組成：PC機總線接口電路、高速數字信號采集存儲電路、I/O接口電路、接觸器供電回路。其硬件系統結構框圖如圖1所示。

　　2.1 PC機總線接口電路　

　　本系統采用研華的工業控制計算機，利用其ISA（Industry Standard Architecture，工業標準架構）總線對外部尋址。ISA總線采用8位模式，它的最大數據傳輸率為8MBps，便于與外部硬件接口，其性能足夠滿足數據采集設備的要求，而且技術成熟、便于開發。ISA總線共分五類：地址線、數據線、控制線、輔助與電源線。前256個I/O端口地址（0x00H- 0xFFH）既可以被固定I/O指令，也可以被可變I/O指令訪問，但處于0x0100H-0xFFFFH的任何I/O地址都只能被可變I/O地址訪問。在PC機中，所有的16位地址總線被譯為在0x0000H-0x03XXH中的地址用于ISA總線的PC機內部I/O地址。　PC機的ISA總線經過了總線收發及地址譯碼電路，提供給數據采集設備的尋址范圍為0x300H—0x31BH。PC機總線接口電路如圖2所示，當PC 機要訪問某一地址時，由兩片GAL16V8譯碼讀寫、使能信號，選通總線收發器74HC245以流通8位數據位。

[$page]　　2.2 高速數字信號采集存儲電路　

　　高速數字信號采集存儲電路的原理如圖3所示，它由數據收發及控制電路、頻率發生器、地址發生器、數據讀寫信號譯碼、采樣邏輯切換、地址鎖存、數據存儲、存儲采樣數據邏輯切換等幾部分組成。主要技術指標有：16通道數字信號采集、采樣率625KHz、存儲深度64Ksa/CH、最大采樣點數65536、最大采樣存儲時間100ms。　數據收發及控制電路由總線收發器、GAL譯碼器和并行接口芯片8255組成，完成SRAM中的數據讀取及電路控制功能。　頻率發生器由晶振、可予制四位二進制異步清除計數器74HC161組成，采樣率由計數器74HC16將10MHz振蕩源16倍頻后得到，即系統采樣頻率為625KHz。它的輸出由采樣邏輯切換電路控制，輸出時鐘分別送往地址發生器、數據讀寫信號譯碼器。　16位地址發生器由4片74HC161級聯成16位同步記數器產生，記數器每接收一個脈沖產生一個地址。產生的地址送往地址鎖存電路中用于數據寫入 SRAM中的地址位，還被送往采樣邏輯切換電路中用于控制采樣存儲深度。

　　數據讀寫信號譯碼用于產生數據存儲芯片SRAM的讀寫及片選信號、存儲采樣數據邏輯切換電路的控制信號，它由GAL16V8 譯碼得到。　采樣邏輯切換電路由雙D觸發器74HC74、8位數據比較器74HC688、鎖存器74HC374組成，用于控制采樣啟動、停止。由74LS688比較器比較預設地址和地址發生器的地址位，如果比較器比較地址位相等，則輸出停止信號，啟動信號由控制雙D觸發器產生。　地址鎖存電路主要是用于鎖存存儲器SRAM在讀和寫兩個不同的狀態下的地址。在寫SRAM時鎖存地址發生器產生的地址，在讀SRAM時鎖存數據收發及控制電路中8255產生的地址位。　數據存儲采用兩片存儲容量為1MB的SRAM HM628128，構成16通道數字信號采集。SRAM的寫信號產生是一個難點，圖4中給出了產生寫信號的時序邏輯圖，其中CLK信號為晶振源，Q1、 Q2、Q3為晶振源的4倍頻、8倍頻、16倍頻信號，TC為16位地址發生器的記數脈沖，MWR為數據采樣的請求信號，RAMWR為SRAM的寫信號。邏輯表達式為：!RAMWR = （!Q3 & Q2） & !MWR。

　　存儲采樣數據邏輯切換電路主要完成讀寫SRAM的數據總線切換功能，在采集數據時用總線收發器切換到數據輸入端，讀取SRAM的數據時切換給數據收發及控制電路的數據總線端，以供計算機讀入存儲