摘 要:低壓斷路器是低壓配電系統中起同段控制及保護等作用的重要元件。目前,國外的低壓斷路器正朝著高性能、小型化、智能化和模塊化方向發展,并且與現場總線系統相連,實現網絡化。本文介紹一種新型智能低壓斷路器控制器的設計。
1、引言
低壓斷路器是低壓配電系統中起同段控制及保護等作用的重要元件。目前,國外的低壓斷路器正朝著高性能、小型化、智能化和模塊化方向發展,并且與現場總線系統相連,實現網絡化。國內一些廠家也曾開發國際種職能斷路器控制器,其主要缺點是采用大規模集成器件較少,故體積較大,易進入干擾。
本文介紹一種新型智能低壓斷路器控制器的設計。主要特點有:a注重模塊化設計,采用大規模集成器件。不僅縮短了產品開發周期,提高了產品性能,而且減少了產品體積,降低了成本;b在實現基本保護功能的同時,增加了預警功能;c才參數測量上,除了電流、電壓等常規參數外,增加了功率因數及功率測量等,并對參數進行顯示;d注重產品的可靠性設計;e斷路器帶通信接口,引入CAN現場總線技術。
2、支能低壓斷路器控制器設計
2.1 總體方案簡介
該斷路器控制器的主要包括微處理器、信號采集電路、鍵盤和現實電路、外擴存儲器、溫度檢測電路、輸出執行電路和電源等。
2.2 微處理器的選擇
智能斷路器控制器既要實現各種功能又要有較好的是實時性和電磁兼容性,本期設計用了Dallas公司的DS80C390微處理器。其主要特點有:向下兼容80C52,使用80C51的指令集;高速的體系結構,每個機器周期只有4個時鐘周期,最大系統時鐘頻率可達40Mhz,兼容80C52存儲模式,內含 4KB的SRAM,外部擴展4MB的程序存儲器和4MB的用戶數據存儲器。內含兩個CAN2.0B的控制口,集成度高。
DS80C390有2個串行口、3個定時器/計數器、7個附加中斷、1個可編程狗定時器、6個8 bit /O口(其中兩個與存儲器接口),還有一個數據指針OPRT1。DS80C390有2種封裝形式:68腳的PLCC和64腳的LQFP,本設計選用前者。
2.3 信號采集電路
常規信號輸入通道的設計一般先濾波在隔離放大,然后經A/D轉換等,但該設計方法難以滿足實時性要求。本設計要求采集3路線電壓和4路相電流信號,而且需要采集的信號范圍很寬,若采用常規設計則需要很多的A/D轉換通道,故采用了Cirrus Logic公司的電子是電能表芯片CS5460來設計信號輸入通道。
(1)CS5460的特點。a高集成。內部繼承了1個可編程的增益放大器,1個帶固定增益放大器的電壓通道,2個可選高通濾波器等;b高精度。轉換精度可達0.1%;c易接口。CS5460是高速A/D器件,缺省狀態下,瞬時A/D變換頻率可達4kHz。其自帶可編程增益放大器可測量150mV獲30mV兩城范圍的信號,從而很好地解決了實時性、寬測量范圍及測量精度低等問題。
(2)CS5460的硬件設計。電壓電流互感二次側感應電壓值經分壓后分別送入CS5460的UIN+、UIN--和IIN+、IIN- 引腳。CS5460有4 個串行口:SDI為串行數據輸入口,SDO為串行數據輸出口,SCLK為串行時鐘,CS是片選控制線。因為要采集4路電流、3路電壓值,故選用了4片 CS5460芯片。并用引腳p4.0、p4.1、p4.2和p4.3輪流選通每片CS5460。當CS=1時,SOD為高阻狀態,故4片CS5460的引腳可以直接連在一起。又DS80C390的I/O口可以驅動4個門電路,故4片CS5460的SDI和SCLK引腳分別以線與的形式直接相連。
(3)CS5460的軟件設計。本設計中軟件設計的基本程序采用C51編寫。CS5460的初始化和啟動轉換工作由主程序完成。設計要求每1.25ms 在3路電壓、4路電流上個采一點,采用軟件定時中斷方式。每1.25ms系統啟動一次中斷服務程序,完成對各路信號瞬時值的采集,每2s完成一次對各路信號有效值的采集。
DS80C390通過SDI、SDO、SCLK和CS信號線與CS5460接口。運用寫操作對CS5460內部各寄存器進行設置;運用讀操作,讀出CS5460內部各狀態寄存器和輸出結果寄存器的值。
2.4 外擴存儲器電路
傳統單片機應用系統為一般以微處理器為核心外加必要的芯片組成。但所需外加零散芯片很多時,所得的系統結構將很復雜且不易與更新或修改。所以,本設計采用了PSD934F2芯片。
(1)PSD934F2的主要特點。美國WSI公司推出的PSD934F2芯片是專門為8bits微處理器設計的,實現了將多個外圍芯片集成于一個芯片中。其主要特點有:可方便的使用復用和非復用的8bits微處理器接口;內置2MB的主FLASH存儲器和256KB的第二FLASH存儲器;具有 64KB的SRAM;有19個輸出的通用PLD(GPLD);有譯碼PLD(DPLD);具有27個可單個配置的I/O引腳;等待電流可以降至50μA;符合JTAG標準的串行口可對全芯片進行在系統編成;FLASH存儲器的擦寫次數至少可達100000次,PLD的擦寫次數最少可達1 000次。
(2)PSD934F2與DS80C390的硬件電路。系統要求具有256KB的FLASH、125±8KB的SRAM和16KB的輔助FLASH,還要31路I/O輸出及一些外設片選輸出,故系統還擴展了一片